时间:2025-10-01 23:25 / 来源:未知
esg定义亦会造成芯片背面损伤举动音信期间的新型高工夫存储产物，具有容量大、保密性强以及领导简单等利益，被通俗使用于社会糊口的各个规模。往往所说的3个片面。古代的IC 卡制制工序为:对测试、音信写入后的硅晶圆片实行减薄、划片，差别成小
跟着IC产物创制工艺的进步以及高职能LSI的显现，IC智能卡连续向性能众样化、智能化的宗旨进展，以餍足人们对简单、迅捷的寻求。然而利用经过中崭露的暗号校验过失、数据损失、数据写入失足、乱码、全“0”全“F”等诸众失效题目，首要影响了IC卡的通俗使用。是以，有需要连结IC卡的制制工艺及利用处境对失效的IC卡实行理解，深刻探讨其失效形式及失效机理，寻觅惹起失效的根底源由，以便选用相应的方法，订正IC卡的质地和职能1。
由IC卡失效样品的理解实例展现，芯片碎裂、内连引线零落(脱焊、虚焊等)、芯片电道击穿等征象是惹起IC卡失效的合键源由，本文着重对IC卡芯片碎裂、键合失效形式及机理实行探讨和商讨，并大略先容其他失效形式。
因为IC卡利用薄/超薄芯片，芯片碎裂是导致其失效的合键源由，约占失效总数的一半以上，合键发挥为IC卡数据写入错、乱码、全“0”全“F”。
对区别公司供应的1739张失效IC卡实行电学测试，采纳个中失效形式为全“0”全“F”的100个样品实行IC卡的正、背后腐化开封，光学显微镜(OM)阅览展现裂纹样子众为“十”字、“T”字型，亦有片面为贯穿芯片的单条裂纹，并正在顶针用意点处略有弯折，如图1。碎裂芯片中的裂纹50%以上，位于芯片主题左近并笔直于角落;其余芯片的裂纹亲密芯片角落或召集于芯片。
芯片碎裂归根结底是由应力变成的，当外应力超越芯片碎裂强度时，芯片就会爆发脆性碎裂 2。创制工艺中减薄、上芯、压焊、塑封是惹起芯片碎裂隐患的合键工序，这些工序易变成芯片轮廓的微裂纹或毁伤，外加应力时崭露应力召集征象，万分是笔直轮廓裂纹的张应力，众召集于裂纹的尖端。当应力赶上芯片的应力强度因子时，微裂纹就会遗失安靖并爆发扩展，从而大大低重了芯片的强度。
下面按照芯片碎裂物理机理，连结IC卡制制工艺(搜罗硅片的后道工序、模块条带制制、IC卡成型工艺)，对导致IC卡薄芯片碎裂的根底源由实行深刻理解。
轨范的硅片背后减薄工艺搜罗贴片、磨片(粗磨、细磨)、腐化三道工序。常用的呆板磨削法不成避免地会变成硅片轮廓和亚轮廓的毁伤(图2)，轮廓毁伤分为3层:有微裂纹漫衍的非晶层;较深的晶格位错层;弹性变形层。粗磨、细磨后，硅片背后仍留有深度为15～20m、存正在微毁伤及微裂纹的薄层，极大影响了硅片的强度。是以，须要用腐化法来去除硅片背后残留的晶格毁伤层，避免硅片因剩余应力而爆发碎裂。实习展现原始厚度为725m的硅片，经磨片后，腐化深度约为25m时可获得最大的强度值3;同时，理解标明，芯片正在键合与测试时爆发碎裂，往往是因为磨片时变成的毁伤正在随后的腐化或化学呆板扔光中没有被所有去除而惹起的。
由 Giffith微裂纹扩展外面4可知，长度为a的一维裂纹的扩展判据为22Esa，若腐化后芯片背后残留裂纹长为c，并将杨氏模量E=106。 9GPa，轮廓能s=3。1J/m2等参数代入，可获得平面应力状况常载荷要求下芯片碎裂的临界强度为=0。46/c(GPa)，图3(a)给出了 与芯片背后残留裂纹长度的对应相合。
看待碎裂面笔直于芯片轮廓，深a、长2b的二维半椭圆型裂纹而言，则餍足Ccr= [(2KIC2)/(1。2IC2)][2]，个中Ccr=(acrbcr)1/2，acr为临界裂纹深度，bcr为临界裂纹半长;裂纹几何因子 =(1。2)1/2/Y。设裂纹长为2b，深度恒定为1m，代入断裂韧度KIC=0。82MPa，Y=1。42得，平面应力状况常载荷要求下碎裂的临界强度=0。58/4b(GPa)，与芯片背后残留裂纹长度、深度的对应相合如图3(b)。可睹，芯片碎裂临界强度跟着微裂纹长度的增大而快速低重，当裂纹大于1m时，降落趋向渐渐平缓，并趋于安靖小值。
磨片经过不单会变成硅片背后的微裂纹，且轮廓的剩余应力还会惹起硅片翘曲。硅片的背后减薄工芯对芯片碎裂有着直接的影响，是以须要开拓新工夫，完毕背后减薄工艺集成，以进步硅片减薄的功效，删除芯片的碎裂。
减薄后的硅片被送进划片机实行划片，划片槽的断面往往对比粗疏，往往存正在少量微裂纹和凹坑;有些地方乃至存正在划片未划终于的处境，取片时就要靠顶针的顶力用意使芯片“被迫”差别，断口呈作恶规状，如图4 为众个样品的叠加图。实习标明，划片惹起芯片角落的毁伤同样会首要影响芯片的碎裂强度。比方:断口存正在微裂纹或凹槽的芯片，正在后续的引线键合工艺的瞬时攻击下或者包封后热解决经过中因为热膨胀系数(CTE)的不可亲发生的应力使微裂纹扩展而爆发碎裂。
为删除划片工艺对芯片的毁伤，目前已有新的划片工夫接踵问世:先划片后减薄 (dicingbeforegrinding，DBG)法和减薄划片法(dicingbythinning，DBT)5，即正在硅片背后减薄之前，先用磨削或腐化方法正在正面切割出瘦语，完毕减薄后芯片的主动差别。这两种步骤能够很好地避免/删除因减薄惹起的硅片翘曲以及划片惹起的芯片角落毁伤。其余，采用非呆板接触加工的激光划片工夫也可避免呆板划片所发生的微裂缝、碎片等征象，大大地进步制品率。
模块工艺搜罗装片、包封等工序)的装片经过中，装片机顶针从贴片膜上顶起芯片，由真空吸头吸起芯片，将其粘结到芯片卡的引线框上。若装片机工艺参数调治欠妥，亦会变成芯片背后毁伤，首要影响芯片强度:如顶针顶力不均或过大，导致顶针刺穿蓝膜而直接用意于芯片，正在芯片背后留有圆型毁伤坑;或顶针正在芯片背后有肯定量的平等滑移经过，留下较大面积的划痕，此征象正在碎裂芯片中占了相当比例。
Fig顶针用意可等效为Vicker压痕器4压载经过，将对芯片轮廓变成局限毁伤。现将顶针对芯片背后的触碰经过(暂不商酌顶针的滑移)简化为球对称平面笔直加载的理念处境，则两者接触圆半径a随笔直载荷P的改变为 a=34PR(1-v2)/E+(1-v2)/E1/3=P1/3，式中R是顶针端部半径，E，v和E，v判袂为芯片、顶针端部的杨氏模量和泊松比。正在接触圆的角落，芯片的张应力分量抵达极大值m=12(1-2v)P0，个中P0=P/2是端部所受的笔直应力，m为用意正在径向宗旨而且与原料轮廓平等的应力。因为顶针尖端半径较小，取硅原料v=0。28，正在1N顶力用意下，获得芯片张力分量极大值与接触半径的对应相合如图5。可睹，初始处境下，接触半径很小，芯片张力分量初始值可抵达GPa量级，与前面筹划结果对比可知，顶针经过是芯片碎裂的一个合键诱因。
正在特定接触半径下，芯片轮廓接触圆外的张应力与离接触核心的径向距诋毁餍足r=m(a/r)2，随离接触核心的径向间隔r的增大r降落。是以，正在离顶针用意点肯定畛域内，芯片轮廓仍存正在张应力轮廓层，为裂纹发生及扩展供应了特地有利的要求。
其余，陪伴压痕用意，芯片常爆发破片征象，即正在压痕的界限有片面原料呈碎屑状。顶针用意时，正在压痕轮廓下的形变带会有横向裂纹的发生，压痕用意消逝后，横向裂纹会爆发增殖直至样品轮廓，导致破片的发生。凡是处境下，压力越大，破片征象越首要。
当顶针用意正在芯片背后的滑移经过时，顶针端部受到笔直载荷成比例的摩擦阻力用意，使得接触圆的张应力随之增高。同时顶针滑过芯片，会正在其背后留下条带状划痕，有也许发生纤细碎屑，楔入硅衬底原料造成微裂纹，极大地影响了芯片的强度。
对开封后的IC卡芯片背后实行OM阅览，展现约大片面碎裂芯片的裂纹处或其左近都存正在顶针划痕，众为直线带有弯钩的样子，且裂纹正在划痕处均有区别水准的弯折。划痕尺寸较大，凡是长数十m，宽绰于10m，且有肯定深度，约为几m(图6为20个样品划痕样子、巨细统计数据所得示妄图)。
IC卡成型工艺中，因为制制工艺要素，模块厚度、卡基凹槽几何样子间存正在肯定差别，不行所有成亲，从而会激励较正在成倍应力，加上利用经过中的区别原料的热胀冷缩或者外力扭曲，也容易惹起芯片碎裂。
IC卡拼装工艺中，因键合惹起的失效也是影响IC卡质地和牢靠性的紧急要素之一。键合失效合键发挥为IC卡电学特点上的不络续，如开道同时伴有短道、泄电等征象，或崭露“输入高”或者“输入低”的失效。图7给出了与键合干系的诸众失效机理6。
焊盘/引线界面需有合金化经过以造成优良的接触，但过渡的合金化会导致金属中央化合物 (IMC)的造成，惹起键合失效。键合引线的张力也是惹起键合失效的紧急参数之一，张力过小，会导致引线过于松软，与其他引线造成短道;引线张力过大则往往会惹起键合处的断裂或开裂，如图8(a，b)为键合失效样品的芯片的正面照片。
水汽的腐蚀会激励电解效应，很大水准上加快金属电转移。焊盘基底诸如C等杂质沾污则会导致空虚的发生，惹起焊盘隆起。图8(c)所示为具有不络续电学特点的失效样品。SEM，EDX(图9)理解证实纠合部位存正在爆裂征象，且焊盘中有氯的存正在。
与其他塑封IC产物一律，注塑成型时的冲丝、包封原料空虚等征象也会惹起 IC卡的失效题目6。环氧塑封料正在注塑成型时呈熔融状况，是有粘度的运动流体，是以具有肯定的冲力，冲力用意正在金丝上，使金丝发生偏移，极度处境下金丝被冲断，这便是所谓的冲丝。
假设熔融塑封料为理念流体，不商酌塑封体厚度，则塑封料滚动对金丝的冲力巨细可显示为F=Kfsin，个中F为单元面积的冲力，Kf为常数，为熔融塑封料的粘度，为滚动速率，为滚动宗旨与金丝的夹角。由公式可知，塑封料粘度越大，流速越速，角度越大，发生的冲力就越大，冲丝水准也越首要，会惹起短道或者引线纠合处零落，导致IC卡失效。
其余，注塑经过中留下的气泡、小孔以及麻点(轮廓众孔)正在后续工艺后会扩散、增大，易变成潮气以及其他无益杂质的侵入，加快IMC的造成，惹起焊盘腐化。
静电放电(ESD)是直接接触或静电场感觉惹起的两个区别静电势的物体之间静电荷的传输，常使芯片电道爆发来流熔化、电荷注入、氧化层毁伤和薄膜废弃等诸众失效。
IC卡产吕因为封装形状和利用处境的出格性，芯片的办事要求较差，更易受到ESD的毁伤。IC卡中的E2PROM存储着紧急的音信，若因ESD而惹起数据失足、损失等，必将变成宏大的失掉。于是IC卡芯片对ESD有较高的恳求，凡是大于4kV。
防护ESD的一种有用步骤，即计划特定的珍爱电道。图10即为一种基于CMOS工艺的IC卡芯片ESD珍爱电道7。该机合搜罗两个片面:主珍爱电道和箝拉电道。正在ESD爆发时，箝拉电道起首导通，使输入端栅上的电压箝拉正在低于栅击穿的电压。中央的串联电阻起限流用意，更紧急的是使PAD上的电压能触发主珍爱电道的开启，使ESD能量通过主珍爱电道获得开释。
其余，通过改观分娩工艺、支配利用处境等也能有用删除ESD的爆发。古代的IC卡采用引线键合条带工夫，芯片碎裂是其最合键的失效机理。通过订正研磨、划片等工艺工夫，进步拼装(万分是装片时的顶针经过)、键合、模块镶嵌等工艺质地，可大大低重芯片碎裂率，进步IC卡的制品率和牢靠性。
其余，与引线键合、注模干系的失效，如虚焊、脱焊、引线过松、过紧、冲丝或因为外界潮气的侵入和电学要素的配合用意而造成IMC等都将低重IC卡的牢靠性，惹起IC卡失效，可通过订正相应的工艺工夫来删除此类失效的爆发。ESD亦是IC卡失效的紧急机理之一，首要时将导致Al线/众晶硅电阻烧穿、晶体管栅氧化层损坏或者结毁伤，对此可通过计划特意的ESD珍爱电道徕擢升IC卡芯片抗ESD的材干，以擢升IC卡的牢靠性。